意法半导体国际有限公司专利技术

意法半导体国际有限公司共有120项专利

  • 本公开涉及对于过程、温度和电压变化而具有稳定频率的CMOS振荡器。时钟信号生成电路被配置为生成具有跨越多个运行条件的变化而被保持的频率的时钟信号,多个运行条件的变化例如供应电压、温度以及处理时间的改变。在实施例中,PVT补偿的CMOS环...
  • 本实用新型涉及用于具有字线和位线的存储器阵列的存储器控制器。一种存储器阵列具有字线和位线。行解码器可操作来解码行地址并且选择对应的字线。读写时钟生成器可操作以生成保持时钟信号。地址时钟生成器接收读地址、写地址、双端口模式控制信号、读芯片...
  • 本公开涉及包括复制晶体管的SRAM读复用器。第一晶体管具有耦合至第二位线的第一导电端子、耦合至位线节点的第二导电端子以及通过第二控制信号偏置的控制端子。第二晶体管具有耦合至第二互补位线的第一导电端子、耦合至互补位线节点的第二导电端子和通...
  • 本公开涉及操作用于同时生成正电压和负电压的多级电荷泵电路。例如,一种电荷泵包括级联耦合在第一与第二节点之间的升压电路,其中,每个升压电路可操作用于在正电压升压模式下正向地升高电压并且在负电压升压模式下负向地升高电压。第一切换电路响应于周...
  • 本发明涉及具有支持存储器操作的虚拟行的非易失性存储器。一种存储器阵列,包括多个行和列、具有存储器单元部分和虚拟单元部分。位线连接至这些存储器单元和该虚拟单元部分。该虚拟单元部分包括第一行虚拟单元和第二行虚拟单元。该第一行中的这些虚拟单元...
  • 本文公开了一种数模转换器,其包括接收数据信号和数据信号的反相的第一动态锁存器。第一动态锁存器通过时钟信号来定时,并且被配置为根据数据信号和数据信号的反相生成第一和第二四元切换控制信号。第二动态锁存器接收数据信号和数据信号的反相,通过时钟...
  • 本公开涉及静电放电(ESD)保护电路。例如,在使用由ESD事件驱动晶体管器件形成的电源钳位电路中提供了静电放电(ESD)保护。响应于独立于电压的电流发生器电路的操作而生成偏置电流。偏置电流被发起以确保晶体管器件在ESD事件消散之后被去激活。
  • 驱动晶体管被连接到低侧驱动配置中的谐振负载。感测跨过所述驱动晶体管的导电端子的电压并将其与过电压阈值相比较。响应于所述比较使过电压信号生效(assert)。所述驱动晶体管在正常模式下由PWM控制信号来控制。响应于所述过电压信号的生效,所...
  • 本文公开了具有无解码器四元切换的电流导引数模转换器,例如公开了一种数模转换器,其包括接收数据信号和数据信号的反相的第一动态锁存器。第一动态锁存器通过时钟信号来定时,并且被配置为根据数据信号和数据信号的反相生成第一和第二四元切换控制信号。...
  • 本公开涉及电子设备。例如,一种电子设备,包括:测试输入,将被耦合到测试电压源;功能电压源;电压监视器;复制的电压监视器;第一多路复用器,具有被耦合到测试输入和电源的输入和被耦合到复制的电压监视器的输入的输出,其中根据第一测试选择信号来控...
  • 本实用新型涉及用于提供静电放电(ESD)保护的电路。这些电路被支持在绝缘体上硅(SOI)和体基底配置中,以用作保护二极管、电源钳位、故障保护电路和切分单元。具有寄生双极型器件的实现方式提供了附加的并行放电路径。
  • 在使用遂穿场效应晶体管(TFET)或碰撞电离MOSFET(IMOS)的电路中提供静电放电(ESD)保护。这些电路被支持在绝缘体上硅(SOI)和体基底配置中,以用作保护二极管、电源钳位、故障保护电路和切分单元。具有寄生双极型器件的实现方式...
  • 本文中公开的锁相环路(PLL)电路包括相位检测器,该相位检测器接收参考频率信号和反馈频率信号并且被配置为输出指示参考频率信号与反馈频率信号之间的相位差的数字信号。数字环路滤波器对数字信号进行滤波。数模转换器将经滤波的数字信号转换成控制信...
  • 本文公开了具有通过未修整振荡器提供的参考信号的锁定环电路。本文中公开的电子设备包括锁定环电路,锁定环电路被配置为接收旨在具有预期频率的参考信号,其中锁定环电路旨在生成具有等于预期频率乘以预期乘数的预期的频率的预期输出信号。频率计数器在时...
  • 本公开涉及用于IO焊盘的负电压容限IO电路系统。在此公开了一种电子器件,该电子器件包括IO节点,具有被耦合以用于从该IO节点接收输入的接收器。发射器驱动器具有第一n沟道DMOS,该第一n沟道DMOS具有耦合至该IO节点的源极。传输门电路...
  • 本公开涉及具有高带宽和电源抑制的低泄漏低压差稳压器。例如,一种低压差稳压器,该低压差稳压器在中间节点处产生输出。电阻式分压器耦合在该中间节点与地之间,并且向该低压差稳压器提供反馈信号。晶体管具有耦合至该中间节点的第一导电端子以及耦合至输...
  • 本申请涉及用于将TAP信号耦合到集成电路封装中的JTAG接口的电路。nTRST引脚接收测试复位信号,TMS引脚接收测试模式选择信号,测试用TAP具有测试复位信号输入和测试模式选择信号输入,以及调试用TAP具有耦合到nTRST引脚的测试复...
  • 本公开涉及一种存储器系统和电子系统。应用数据以及与该应用数据相关联的纠错码(ECC)校验位存储在第一存储器中。ECC校验位而不是应用数据存储在第二存储器中。响应于从第一存储器读取应用数据的请求,也从第一存储器读取ECC校验位并用于检测、...
  • 本公开涉及一种分频电路。根据实施例,一种电路包括输入时钟端子、输出时钟端子、第一输入数据端子和具有特定端子数的输入数据端子集合。二分频块耦合到输出时钟端子。模块化的单触发时钟分频器耦合在输入时钟端子与二分频块之间。模块化的单触发时钟分频...
  • 本公开的实施例涉及电路和扩展频谱时钟生成电路。一种锁相或锁频环电路,包括被配置用于生成其频率由振荡器控制信号设置的输出时钟信号的振荡器。调制器电路接收第一信号和第二信号并且被配置用于生成控制信号,该控制信号的值响应于该第一和第二信号而被...