专利查询
首页
专利评估
登录
注册
旺宏电子股份有限公司专利技术
旺宏电子股份有限公司共有2966项专利
缩小图案线距的方法技术
本发明是关于一种缩小图案线距的方法,是先在一基底上依序形成一材料层、一硬罩幕层以及一图案化光阻层。接着,以图案化光阻层作为蚀刻罩幕,蚀刻硬罩幕层,此时因为负载效应,因此会在蚀刻区域中残留有部分硬罩幕层,而在蚀刻区域中硬罩幕层的边缘处形成...
半导体工艺与内层介电层的制造方法技术
本发明是关于一种半导体制程与内层介电层的制造方法,该半导体制程是先对一介电层进行平坦化制程。接着在介电层上形成材料层。之后,在材料层与介电层中形成开口。然后,在后续进行热处理制程时,前述的材料层会变成具有压缩应力的材料层,以防止介电层产...
存储器元件的制造方法、存储器元件与相变化存储器元件技术
本发明是有关于一种记忆体单元结构和硫属化合物相变化记忆体的制造方法。特别是,它产生一小剖面区域,这个小剖面区域是相变化记忆体的硫属化合物-电极接触的部分,此一很小的剖面区域影响硫属化合物记忆体所需要的电流/电能。
闪存存储元件的制造方法技术
一种闪存存储元件的制造方法,是先在一基底上形成数条包含穿隧氧化层、以及第一导体层的堆栈结构。然后,在堆栈结构之间的基底内形成数个埋入式掺杂区,再在基底上形成一介电层覆盖堆栈结构。然后,回蚀刻该介电层,续以残留的部分介电层作掩模,去除部分...
三明治结构的抗反射层及改善导体层的冠状缺陷的方法技术
一种三明治结构的抗反射层,包括一第一氮化金属层、一第二氮化金属层及一金属层。其中,第二氮化金属层是配置于第一氮化金属层上。而金属层是配置于第一氮化金属层与第二氮化金属层之间。由于三明治结构的抗反射层能有效阻挡显影液的渗入至导体层,阻止直...
制造半导体结构的方法技术
本发明是揭露一种制造半导体结构的方法,该方法包括提供一中间结构,该中间结构包括一基板,其上具有一绝缘层且覆盖一栅极结构,沉积一氧化阻障层在该中间结构上,以及将该氧化阻障层暴露于一反应物之中以减少该氧化阻障层中的缺陷。该氧化阻障层的存在有...
非易失性存储单元及其操作方法与非易失性内存技术
一种非挥发性存储单元,包括基底、电荷陷入层、控制栅极、第一导电态的源极、漏极与浅掺杂区以及第二导电态的口袋掺杂区。其中,电荷陷入层在基底上、控制栅极在电荷陷入层上,而在基底、电荷陷入层与控制栅极之间尚各有一介电层。而源极与漏极是分别于电...
非易失性存储单元及其制造方法技术
一种非挥发性内存,此内存包括基底、介电层、导体层、隔离层、埋入式位线、穿隧介电层、电荷陷入层、阻挡介电层与字符线。其中,介电层配置于基底上,导体层配置于介电层上,而隔离层配置于基底上,且隔离层与导体层以及介电层相邻。另外,埋入式位线配置...
电荷泵电路制造技术
一种电荷泵电路,包括一电荷泵级,其包含耦合至预充电金属氧化物半导体场效应晶体管的子电荷泵电路,其用以降压上述预充电金属氧化物半导体场效应晶体管的栅极,以增加预充电金属氧化物半导体场效应晶体管的预充电效率。而预充电金属氧化物半导体场效应晶...
封装件制造技术
本发明涉及一种封装件,其包括一引线框、一芯片、数条焊线及一封胶体。引线框具有一芯片座及数个内引脚,芯片座包括一本体部、一第一延伸部及一第二延伸部。本体部具有相对的一第一表面及一第二表面、一第一开口和一第二开口,第一开口及第二开口皆贯穿第...
多芯片封装结构制造技术
本发明涉及一种多芯片封装结构,其包括引线框、第一和第二芯片及数条导线。引线框包括具相对的第一黏晶面及第一非黏晶面的第一芯片座、具相对的第二黏晶面及第二非黏晶面的第二芯片座、连接第一及第二芯片座并使第一和第二非黏晶面面对的数个芯片座连接结...
记忆胞的操作方法、非挥发性记忆体及其制造方法技术
本发明是有关于一种记忆胞的操作方法、非挥发性记忆体及其制造方法。藉由测量记忆胞体区域和记忆胞连接区域之间的电流,一个具有电荷捕获结构的以串连耦合起来的记忆胞被读取。该测量电流受电荷捕获结构的电荷存储态的影响。
非易失性存储器及其操作方法技术
一种非易失性存储单元,其由一临界交换薄膜与一存储交换薄膜所构成。其中,存储交换薄膜为一存储单元,而临界交换薄膜为一导向单元。
储存单元阵列的操作方法与非易失性记忆体及其制造方法技术
本发明是关于一种储存单元阵列的操作方法与非易失性记忆体及其制造方法。经由测量选中的储存单元的体区域和选中的储存单元的连接区域之间的电流,读取一个具有串联耦接的电荷捕获结构的储存单元串。电荷捕获结构的电荷储存态会影响所测量的电流。
电荷陷入非易失存储单元及其阵列的编程方法技术
本发明披露一种上升V↓[s]通道起始二次电子注入(CHISEL)程序化方法,用来程序化电荷陷入非易失性存储单元。在该程序化方法中,一个正源极电压会施加至电荷陷入非易失性存储单元的源极,一个正漏极电压会施加至电荷陷入非易失性存储单元的漏极...
电荷陷入式存储单元的操作方法以及电荷陷入式集成电路技术
一种具有可储存多个位的电荷陷入结构的存储单元。一个高临界偏压配置会施加在存储单元的电荷陷入结构的一部分上以储存高临界状态,且一个低临界偏压配置会施加在电荷陷入结构的其它部分上以提高其临界电压来储存低临界状态,但并不超过低临界状态的最高临...
非易失性内存及其制造方法技术
一种非挥发性内存的制造方法,此方法是先在基底上形成数个堆栈栅极条状物,并且在这些堆栈栅极条状物两侧的基底中形成多数条源极/漏极区。然后,在源极/漏极区上形成数个介电条状物。接着,在这些堆栈栅极条状物与介电条状物上形成多数条字符线。之后,...
快闪存储单元制造方法技术
一种快闪存储单元制造方法,是在一氧化物/氮化物/氧化物(ONO)介电层形成于位于一穿隧氧化层上的第一导电层上之后,一第二导电层直接形成此氧化物/氮化物/氧化物介电层上。然后,图案蚀刻第二导电层以形成一周边区域于一半导体基底的一曝露的部分...
存储器元件与电路制造技术
一种记忆体元件,可连接于一保护电路以避免等离子方法所产生电荷招致的损坏,该记忆体元件所包含的一记忆体排列包括多个字线和多个二极管,该每一二极管连接于某一该字线和保护电路之间。
保护电路、半导体元件或集成电路以及记忆体元件制造技术
一种保护电路包含P型金属氧化半导体晶体管和二极管,使位于半导体装置或集成电路中的电浆-感应电荷放电。P型金属氧化半导体晶体管包含基底、汲极、源极和闸极,源极连接以接受电浆-感应电荷。二极管有与P型金属氧化半导体晶体管的基底相连的正极,以...
首页
<<
119
120
121
122
123
124
125
>>
尾页
科研机构数量排行前10
华为技术有限公司
109058
珠海格力电器股份有限公司
84977
中国石油化工股份有限公司
68984
浙江大学
66231
中兴通讯股份有限公司
61894
三星电子株式会社
60131
国家电网公司
59735
清华大学
47114
腾讯科技深圳有限公司
44860
华南理工大学
43933
最新更新发明人
秦皇岛港股份有限公司
134
安徽三和刷业股份有限公司
8
山东净第伊环保科技有限公司
9
安徽粮悦大吃兄食品科技有限公司
25
华中科技大学同济医学院附属同济医院
1258
哈尔滨商业大学
1968
湖北嘉晟昌科技有限公司
4
合肥万力轮胎有限公司
82
福建榕升纸业有限公司
52
河北省胸科医院
353