用于通信系统的接收器电路(122)包括信号处理电路(213)、电压数模转换器(DAC)电路(229)和限幅器电路(218,220)。信号处理电路接收数据信号(130)并且产生经处理的数据信号。电压DAC电路产生第一阈值参考电压(235)...

发射器电路包括反转电路、第一变换电路和选择电路。该反转电路通过反转第一数据字的多个位中的一个或多个位来生成第一经变换数据字。该第一变换电路通过对该第一数据字和第二数据字执行第一可逆运算来生成第二经变换数据字。该选择电路基于该第一数据字与...

在一个示例中，用于通信系统的接收器电路包括：信号处理电路，该信号处理电路被配置为接收数据信号并且生成经处理的数据信号；和误差限幅器电路。该误差限幅器电路耦接到该信号处理电路的输出并且被配置为接收该经处理的数据信号。该误差限幅器电路包括第...

一种封装器件，包括：第一收发器(110)，该第一收发器包括第一集成电路(IC)管芯和发射器电路(112)；以及第二收发器(120)，该第二收发器包括第二IC管芯和接收器电路(124)。该接收器电路经由通道(140)耦接到该发射器电路。该...

一种网络接口设备具有数据源、数据宿以及被配置为从该数据源接收数据并且向该数据宿输出数据的互连器。该互连器具有存储器，该存储器具有存储器单元。每个存储器单元的宽度与总线段宽度匹配。该存储器被配置为接收宽度对应于该总线段宽度的第一写入输出。...

本文的实施方案描述了

一种集成电路可包括数据处理引擎

本文的实施方案描述了一种集成电路，该集成电路包括具有至少以下两个交换层级的NoC：稀疏网络和非阻塞网络。在一个实施方案中，非阻塞网络是在NoC中的稀疏网络与需要额外带宽(诸如HBM2/3或DDR5)的存储器系统之间提供接口的本地化互连。...

本文中的实施方案描述了一种具有数字前端(DFE)的集成电路，该DFE包括可被配置为支持多个不同无线电路径的多个硬化混频器。该DFE提供跨越多个混频器分布处理的能力，该多个混频器可经组合并且同步以产生较大混频器或者可在其他组合中使用以产生...

本发明提供了一种网络接口设备，该网络接口设备包括流式传输数据处理路径，该流式传输数据处理路径包括第一数据处理引擎和集线器。与第一集线器相关联的第一调度器控制该第一集线器向该第一数据处理引擎的数据输出，并且与第二集线器相关联的第二调度器控...

本发明提供了一种网络接口设备，该网络接口设备包括输入端，该输入端被配置为接收包括多个数据分组的存储响应，一个或多个分组包括标头部分和待存储的数据，该标头部分包括传输协议标头和数据存储应用程序标头。第一分组处理器被配置为接收所述多个分组中...

本文中的实施方案描述了使用多个层将计算、存储或网络功能件空间地分布在三个维度中的3D SmartNIC。即，与可以在2D中执行加速功能件的当前SmartNIC不同，3D Smart可以跨多个堆叠层分布这些功能件，其中每个层可以与其他层直...

本发明提供了一种网络接口设备，该网络接口设备包括第一信任区域，该第一信任区域包括该网络接口设备的第一部分，该第一部分包括一个或多个第一内核。提供了包括与所述第一部分不同的该网络接口设备的第二部分的第二信任区域，该第二部分包括一个或多个第...

本文中的实施方案描述了一种多端口存储器系统，该多端口存储器系统包括一个或多个单端口存储器(例如，在任何给定时间只能执行一个读取或一个写入的存储器，称为1W或1R存储器)。也就是说，该多端口存储器系统可并行地执行多个读取和写入(例如，1R...

本文的实施方案描述了用于区块链机器或节点的硬件加速器(例如，网络加速引擎)。该硬件加速器解析包含交易区块的单独部件的分组以生成执行校验过程的数据。为了避免使用软件带来的延迟，本文的实施方案描述了该硬件加速器中的协议处理器，该协议处理器解...

描述了一种用于处理数据流的电路。该电路包括：突发相位检测器，该突发相位检测器被配置为接收数据输入信号；时钟电路，该时钟电路耦接到该突发相位检测器，其中该时钟电路被配置为接收延迟数据输入信号并且接收数据流相位信号和数据流检测信号；和可编程...

本文所述的实施例一般涉及用于光学元件的温度锁定回路。在一个实施例中，一种设备包括控制器和数模转换器(DAC)。该控制器包括DC可控互阻抗级(DCTS)、纯电路(sheer circuit)和处理器。该DCTS被配置成耦合到光电二极管。该...

针对异构集成电路的设计的基于模型的实现可以包括将使用建模系统被创建为数据结构的模型转换为数据流图，其中模型表示用于在具有多个系统的集成电路中实现的设计，系统是异构的；对数据流图的节点进行分类以在集成电路的多个系统中的不同系统中实现；并且...

本文所述的示例总体涉及芯片堆叠中的时钟树布线。在示例中，多芯片器件包括芯片堆叠。该芯片堆叠包括芯片(102,104,106,108)。该芯片堆叠包括时钟树(902,904)。该时钟树的芯片内布线被包含在该芯片堆叠的一个逻辑芯片内。该芯片...

多裸片集成电路(IC)可以包括中介层和耦合到该中介层的第一裸片。该第一裸片可以包括数据处理引擎(DPE)阵列，其中该DPE阵列包括多个DPE和耦合到该多个DPE的DPE接口。该DPE接口具有逻辑接口和物理接口。该多裸片IC还可以包括第二...