本发明公开一种半导体装置及其制作方法，半导体装置包括基底、第一晶体管、第二晶体管以及第三晶体管。基底包括高压区、中压区以及低压区。第一晶体管设置在该高压区内并包括第一栅极介电层以及第一栅极电极。第二晶体管，设置在该低压区内并包括多个鳍状...

本发明公开一种半导体系统及其运作方法，其中该半导体系统的运作方法包含提供一系统，该系统内包含有一布局图案至扫描电子显微镜图案预测模块以及一新颖图案判定模块，输入一布局图案至该新颖图案判定模块，且该新颖图案判定模块判断该布局图案是否为一新...

本发明公开一种半导体元件及其制作方法，其中该制作半导体元件的方法主要包括先提供具有高压区、中压区以及低压区的基底，然后形成第一晶体管于高压区以及第二晶体管于低压区。其中第一晶体管包含第一基座设于基底上、第一栅极介电层设于第一基座上以及第...

本发明公开一种半导体元件及其制作方法，其中该制作半导体元件的方法为主要先提供具有高压区、中压区以及低压区的基底，然后形成第一晶体管于高压区以及第二晶体管于低压区。其中第一晶体管包含第一基座设于基底上、第一栅极介电层设于第一基座上以及第一...

本发明公开一种半导体元件及其制作方法，其中该制作半导体元件的方法为先提供一包含MRAM区域与逻辑区域的基底，然后形成第一金属间介电层于基底上，形成第一金属内连线与第二金属内连线于MRAM区域的第一金属间介电层内，形成一自旋轨道转矩式(s...

本发明公开一种半导体装置以及其制作方法，其中该半导体装置包括半导体基底、沟槽以与栅极结构。沟槽设置在半导体基底中。栅极结构设置在半导体基底上。栅极结构包括栅极电极、第一栅极氧化物层与第二栅极氧化物层。栅极电极的第一部分设置在沟槽中，且栅...

本发明公开一种半导体元件，其包含第一金属间介电层设于基底上，第一金属内连线设于第一金属间介电层内，第二金属间介电层设于第一金属间介电层上，第二金属内连线设于第二金属间介电层内，下电极设于第二金属内连线上，磁性隧穿结(magnetic t...

本发明公开一种半导体存储器元件，包含：基底；沿第一方向设置的多个存储单元和位于所述多个存储单元之间的至少一带状单元；多个位线接触，分别电连接至所述多个存储单元的多个漏极掺杂区；以及至少一源极线接触电连接到所述至少一带状单元的扩散区，其中...

一种静态随机存取存储器(staticrandom

本发公开一种半导体元件及其制作方法。制作半导体元件的方法为，首先提供一基底，该基底具有一第一区域以及一第二区域，然后形成一第一鳍状结构于第一区域以及一第二鳍状结构于第二区域，形成一图案化掩模于第二区域，之后再进行一处理制作工艺扩大第一鳍...

本发明公开一种半导体结构及其形成方法，其中该半导体结构包含有一氮化镓(GaN)层，一氮化镓铝(AlGaN)层位于该氮化镓层上，一极性促进层，位于该氮化镓铝层上并且直接接触该氮化镓铝层，以及一栅极衬垫层，位于该极性促进层上。层上。层上。

本发明提出了一种多指形晶体管结构及其制作方法，其中该多指形晶体管结构包含多个主动区域、一栅极结构，包含多个栅极部位与多个连接部位，其中每个栅极部位越过一个该主动区域，每个连接部位交互连接相邻的该些栅极部位的一端与另一端，如此形成蜿蜒的该...

本发明公开一种晶片处理方法，包含提供晶片，晶片具有第一位置及第二位置，第一位置以参考方向朝向第二位置；涂布光致抗蚀剂液于晶片上；进行加热制作工艺，加热涂布有光致抗蚀剂液的晶片，以在晶片上形成光致抗蚀剂层；其中，进行加热制作工艺时，晶片的...

本发明提供一种半导体结构，包含一磁性隧穿结(magnetic tunneling junction，MTJ)，堆叠结构设于一基底上，一自旋轨道转矩式(spin orbit torque，SOT)层设于该MTJ堆叠结构上，其中该SOT层包...

本发明公开一种半导体结构及其制作工艺。该半导体结构包含一基底、一薄膜晶体管位于该基底上，该薄膜晶体管包含一薄膜晶体管通道层、一第一源极与一第一漏极位于该薄膜晶体管通道层中以及一第一覆盖层位于该薄膜晶体管通道层上、一金属氧化物半场效晶体管...

本发明公开一种制作半导体元件的方法，其主要先形成一磁性隧穿结(magnetic tunneling junction,MTJ)于一基底上，然后形成一第一金属间介电层于该MTJ上，去除部分该第一金属间介电层以形成一受损层于MTJ正上方以及...

本发明公开一种半导体元件及其制作方法，其半导体元件制作方法主要先形成一第一金属间介电层于一基底上，然后形成一第一凹槽以及一第二凹槽于该第一金属间介电层内，形成一下电极于该第一凹槽以及该第二凹槽内，形成一铁电层于该下电极上，再形成一上电极...

本发明公开一种半导体装置以及其制作方法，其中该半导体装置包括III

本发明公开一种半导体存储器结构及其制作方法，其中该半导体存储器结构，包含基底，具有晶体管形成区和靠近晶体管形成区的电容形成区；晶体管，设置于晶体管形成区内的基底上；电容，设置在电容形成区域内并且电连接到晶体管；第一层间介电层，覆盖晶体管...

本发明公开一种单次可编程存储器电容结构及其制作方法，其中该单次可编程存储器电容结构包括半导体基底、下电极、电容绝缘层及金属电极堆叠结构。下电极设置于半导体基底上；电容绝缘层设置于下电极上；金属电极堆叠结构包含依序堆叠的金属层、绝缘牺牲层...