联华电子股份有限公司专利技术

联华电子股份有限公司共有1683项专利

  • 本发明公开一种动态随机存取存储器的制作方法,包含提供一基底,然后,形成一第一掩模层,其中形成第一掩模层的步骤包含先形成一含氢氮化硅层,再形成一氧化硅层覆盖并接触含氢氮化硅层,其中含氢氮化硅层的化学式为SixNyHz,X的数值介于4至8之...
  • 本发明公开一种半导体装置的形成方法,其包含以下步骤。首先,提供一个基底,并且在该基底上形成一个堆叠结构。接着,在该堆叠结构上形成一个图案化含硅掩模层,并通过该图案化含硅掩模层,部分移除该堆叠结构,而在该堆叠结构内形成多个开口。然后,进行...
  • 本发明公开一种射频切换装置以及其制作方法。该射频切换装置包括绝缘层、半导体层、栅极结构、第一掺杂区、第二掺杂区、外延层、第一硅化物层以及第二硅化物层。半导体层设置于绝缘层上。栅极结构设置于半导体层上。第一掺杂区与第二掺杂区设置于半导体层...
  • 本发明公开一种半导体结构的制作方法,包含将一组测量数据同时回馈至影响同一参数的多个步骤其个别的控制系统。
  • 本发明公开一种半导体装置的形成方法,其是在基底的材料层上依序形成沿着不同方向延伸的多个第一开口、多个第二开口,使得多个第一开口与多个第二开口相交而形成多个重叠区。接着,再形成呈矩阵排列的多个图案,使得多个图案分别与多个重叠区相互重叠。之...
  • 本发明公开一种半导体元件及其制作方法。该制作半导体元件的方法为,首先形成一栅极结构于一基底上,然后形成一接触洞蚀刻停止层于栅极结构上,形成一层间介电层于接触洞蚀刻停止层上,之后进行一固化制作工艺使接触洞蚀刻停止层的氧浓度不同于层间介电层...
  • 本发明公开一种半导体元件及其制作方法,该制作半导体元件的方法为,首先提供一基底,该基底具有一第一区域以及一第二区域,然后形成一第一栅极结构于第一区域以及一第二栅极结构于第二区域,形成一第一间隙壁环绕第一栅极结构,形成一第一外延层于第一间...
  • 本发明公开一种金属内连线结构及其制作方法。该制作金属内连线结构的方法为,首先提供一基底,该基底上设有一第一金属间介电层,然后形成一第一金属内连线以及一第二金属内连线于第一金属间介电层内,去除部分第一金属间介电层以于第一金属内连线以及第二...
  • 本发明公开一种静态随机存取存储器(static random‑access memory,SRAM)的布局图案,包含一基底,一第一上拉晶体管(PL1)、一第一下拉晶体管(PD1)、一第二上拉晶体管(PL2)以及一第二下拉晶体管(PD2)...
  • 本发明公开一种由静态随机存取存储器(static random‑access memory,SRAM)组成的存储器元件的布局图案,包含四个存储单元位于一基底上,各存储单元分别位于一非矩形区内,且该四个非矩形区共组成一个矩形区,其中各存储...
  • 本发明公开一种半导体装置,包括一基板、一主动层、一接触区以及一栅极结构。主动层配置于基板之上,且主动层具有一源极区及一漏极区。接触区配置于基板之上。栅极结构配置于主动层之上,其中栅极结构包括一中间部分及一侧边部分,侧边部分连接于中间部分...
  • 本发明公开一种具有虚置标准单元的集成电路,包含:第一金属线以及第二金属线沿着一第一方向延伸;第一虚置栅极以及第二虚置栅极沿着一第二方向延伸;鳍状结构平行于该第一方向;栅极结构位于鳍状结构上且平行于第二方向;多组的短接触插栓与长接触插栓设...
  • 本发明公开一种形成存储器电容的方法。首先提供一基底,基底中具有多个存储垫,然后在基底上形成一图案化支撑层。在图案化支撑层上形成一底电极层,底电极层共形地形成在图案化支撑层上以及其开口的表面上,并接触存储垫。接着在底电极层上形成一牺牲层。...
  • 本发明公开一种具有字符线的半导体结构及其制作方法,具有字符线的半导体结构包含一基底包含一存储器区和一周边元件区,一第一沟槽和一第二沟槽设置于存储器区,一第三沟槽设置于周边元件区内,第一沟槽的宽度最小,第二沟槽的宽度次之,第三沟槽的宽度最...
  • 本发明公开一种具有标准单元的集成电路。此集成电路包含:第一金属线以及一第二金属线沿着一第一方向延伸;第一虚置栅极以及第二虚置栅极,沿着一第二方向延伸;鳍状结构平行于该第一方向;栅极结构位于鳍状结构上且平行于第二方向;两个长接触插栓位于栅...
  • 本发明公开一种在晶片上制造对准标记的方法以及对准标记的结构,在晶片上制造对准标记的方法包括在晶片上图案化出网状的划线,其中所述划线定义出多个元件区域。对所述晶片进行第一注入制作工艺,以在所述划线内形成多个注入标记于所述晶片中。对所述晶片...
  • 本发明公开一种半导体元件及其制作方法,该半导体元件包含一基底、一金属栅极,设于基底上、一第一层间介电层,设于金属栅极周围,其中金属栅极的上表面低于第一层间介电层的上表面,在金属栅极上构成一凹陷区域。一掩模层,设于凹陷区域内。一孔隙,位于...
  • 本发明公开一种半导体元件及其制造方法。所述半导体元件包括基底、半导体纳米线、栅极结构、第一金属纳米线以及第二金属纳米线。半导体纳米线垂直配置于基底上。栅极结构环绕半导体纳米线的中间部分。第一金属纳米线位于半导体纳米线的一侧,且与半导体纳...
  • 本发明公开一种半导体存储装置,包括半导体基底、栅极结构、第一间隙壁结构以及栅极连接结构。半导体基底包括存储单元区以及周围区。栅极结构设置于半导体基底上并位于周围区,栅极结构包括第一导电层以及栅极盖层。栅极盖层设置于第一导电层上,第一间隙...
  • 本发明公开一种半导体装置的连接结构以及其制作方法。半导体装置的连接结构,包括层间介电层、顶部金属结构以及保护层。层间介电层设置于基底上。顶部金属结构设置于层间介电层上。顶部金属结构包括一底部以及一顶部。顶部设置于底部上,底部具有一第一侧...
1 2 3 4 5 6 7 8 尾页