联华电子股份有限公司专利技术

联华电子股份有限公司共有1586项专利

  • 本发明公开一种制作嵌入式非挥发存储器的方法。先提供半导体基板,具有鳍状结构,凸出于绝缘层上。再形成电荷存储层,横跨鳍状结构。然后于半导体基板上沉积层间介电层。研磨层间介电层,直到显露出电荷存储层的上表面。接着蚀刻电荷存储层,再将电荷存储...
  • 本发明公开一种半导体存储装置以及其制作方法。该半导体存储装置包括一半导体基底、一第一支撑层、一第一电极、一电容介电层以及一第二电极。第一支撑层设置于半导体基底上,第一电极设置于半导体基底上且贯穿第一支撑层。电容介电层设置于第一电极上,而...
  • 本发明公开一种存储器元件中的存储点接触结构与其制作方法。该存储器元件中的存储点接触(storage node contact)结构包含一基底,该基底上有一介电层,该介电层中包含有一凹槽,一第一钨金属层,位于该凹槽中,并且填满该凹槽,一粘...
  • 本发明公开一种掩模图案的制作方法,先在基底上形成多个掩模,在掩模之间分别定义出至少一较宽沟槽和一较窄沟槽,接着形成一掩模材料填入较宽沟槽和较窄沟槽,在较宽沟槽正上方的掩模材料上表面较在较窄沟槽正上方的掩模材料上表面低,然后在较宽沟槽正上...
  • 本发明公开一种静态随机存取存储器元件及形成方法,该静态随机存取存储器元件包含二基体接触插塞以及二电阻切换装置。基体接触插塞设置于一晶片中且自晶片的一背面暴露出,其中基体接触插塞在晶片中经由金属内连线结构电连接一静态随机存取存储器单元。电...
  • 本发明公开一种动态随机存取存储器元件,其特征在于包含一基底、二埋入式字线以及一位线接触插塞。基底包含一第一主动区,其中第一主动区沿着一第一方向延伸。埋入式字线设置于基底中且跨设第一主动区,其中二埋入式字线沿着一第二方向延伸。位线接触插塞...
  • 本发明公开一种半导体元件及其制作方法。该半导体结构包含一基底,定义有一存储区以及一周边区,一栅极堆叠结构,位于该周边区内,其中该栅极堆叠结构至少包含有一第一栅极层,以及一第二栅极层位于该第一栅极层上,一位线堆叠结构,位于该存储区内,该位...
  • 本发明公开一种具有接触插塞的半导体结构及其制作方法,该具有接触插塞的半导体结构包含一基底,基底上定义有一存储器区以及一周边电路区,存储器区内包含有至少一存储单元,存储单元包含有一晶体管和一电容结构,一平坦化第一堆叠介电层覆盖周边电路区,...
  • 本发明公开一种改善钨金属层蚀刻微负载的方法。首先,提供一半导体基底,具有一主表面,其中该半导体基底上具有多个沟槽。在该半导体基底上全面沉积一钨金属层,并使该钨金属层填满该多个沟槽。对该钨金属进行一平坦化制作工艺,以于该钨金属层上形成一平...
  • 本发明公开一种鳍状结构的制造方法,包括在衬底上形成沿着第一方向延伸的图案化的触媒层与图案化的钝化层。图案化的钝化层位于图案化的触煤层上。在图案化的触媒层的至少一侧形成碳层。所述碳层包括沿着第一方向排列的多个空心碳管,其中每一空心碳管沿着...
  • 本发明公开一种半导体存储元件,包含一存储列,多个存储单元,一第一P型阱区,一第二P型阱区,以及一N型阱区,该N型阱区位于该第一P型阱区以及该第二P型阱区之间。该半导体存储元件定义有多个第一区域以及多个第二区域,每一个第一区域以及每一个第...
  • 本发明公开一种半导体存储元件,包含一存储列,多个存储单元,一第一P型阱区,一第二P型阱区,以及一N型阱区,该N型阱区位于该第一P型阱区以及该第二P型阱区之间。该半导体存储元件定义有多个第一区域、多个第二区域、多个第三区域以及多个第四区域...
  • 本发明公开一种改善动态随机存储器中行锤现象的半导体结构及其制作方法。该半导体结构包含有一半导体基底,具有一第一导电型及一第一掺杂浓度;一主动区域,位于该半导体基底上,其中该主动区域的一长轴沿着一第一方向延伸;一沟槽绝缘结构,邻接该主动区...
  • 本发明公开一种具有嵌入闪存存储器的动态随机存储器元件及其制作方法,包含有一半导体基底,具有一DRAM阵列区及一周边区,其中周边区包含一嵌入闪存存储器形成区及一第一晶体管形成区。多个DRAM存储单元,设于DRAM阵列区内。一闪存存储器,设...
  • 本发明公开一种半导体元件及其制作方法。半导体元件包含具有存储器单元区以及周边区的半导体基底、设置于周边区内的栅极线、覆盖于栅极线与半导体基底上的蚀刻停止层、覆盖于蚀刻停止层上的第一绝缘层、两个设置于周边区内的半导体基底上的接触插塞、两个...
  • 本发明公开一种半导体存储装置及其形成方法,半导体存储装置包含多个主动区、浅沟槽隔离、多个沟槽与多个栅极结构。多个主动区是定义在半导体基底上,且被浅沟槽隔离环绕。多个沟槽是设置在半导体基底内并穿过多个主动区与浅沟槽隔离。其中,各沟槽在多个...
  • 本发明公开一种半导体存储装置的形成方法,其包含以下步骤。首先,在半导体基底上形成介电层,并在介电层内形成接触垫。然后,在介电层上形成堆叠结构,堆叠结构包含依序堆叠在接触垫上的第一层、第二层与第三层。接着,在堆叠结构上形成图案化掩模层,并...
  • 本发明提供一种制作半导体元件的方法,包括下列步骤。首先提供基底、设置于基底上的硬掩模层以及设置于硬掩模层上的第一掩模图案,且基底具有元件区以及切割道区。第一掩模图案于元件区内具有第一间隙,在切割道区内具有第二间隙。接着,在第一掩模图案上...
  • 半导体存储装置及其形成方法
    本发明公开一种半导体存储装置及其形成方法,该半导体存储装置包含基底、多个位线、栅极结构、侧壁层与第一间隙壁。基底包含存储区与周边区,多个位线是设置在基底上,并位于存储区内,而栅极结构则是设置在基底上,并位于周边区内。侧壁层覆盖多个位线与...
  • 半导体元件图案的形成方法
    本发明公开一种半导体元件图案的形成方法,包括:提供一基底材料层具有一第一区域和第二区域;设置多个第一芯轴于基底材料层上方并对应于第一区域;设置多个第二芯轴于基底材料层上方并对应于第二区域;形成第一侧壁间隔物于第一芯轴的侧壁,且形成第二侧...
1 2 3 4 5 6 7 8 尾页