联华电子股份有限公司专利技术

联华电子股份有限公司共有1557项专利

  • 本发明公开一种半导体结构、用于存储器元件的半导体结构及其制作方法,该用于存储器元件的半导体结构包含有一定义有一存储单元区与一周边电路区的基底、至少一形成于该周边电路区内的主动区域、一设置于该周边电路区内的该主动区域内的埋藏式字符线结构、...
  • 本发明公开一种制作半导体元件的方法。先提供一基底,具有一导电区域。再于导电区域上沉积一金属层,其中该金属层与导电区域的硅反应形成一第一硅化金属层,其具有一第一金属原子百分比。接着于金属层上沉积一氮化钛层。再于氮化钛层上沉积一介电盖层。再...
  • 本发明公开一种半导体存储装置的制作方法,包括下列步骤:首先,提供半导体基底,半导体基底上定义有存储单元区与周围区。在存储单元区形成多个位线结构。在该周围区形成栅极结构。形成一间隙子层覆盖半导体基底、栅极结构与位线结构。间隙子层部分位于存...
  • 本发明公开一种具有电容连接垫的半导体结构与电容连接垫的制作方法,具有电容连接垫的半导体结构包含一基底,一电容接触插塞设置于基底上,一电容连接垫接触并连结电容接触插塞,一位线设置于基底上以及一介电层围绕电容连接垫,介电层具有一底面低于位线...
  • 本发明涉及一种形成半导体存储装置的方法。首先,提供一基底,其中一浅沟槽隔离形成于该基底而定义出多个主动区。接着,进行一第一蚀刻工艺,以形成一位线接触开口,其中该位线接触开口是对应该多个主动区中的其中一个,该位线接触开口暴露该个主动区以及...
  • 本发明公开一种半导体元件及其制作方法。制作半导体元件的方法包括:首先形成一浅沟隔离于一基底内,然后去除部分浅沟隔离以形成一第一凹槽,形成一遮盖层于第一凹槽内,形成一掩模层于遮盖层及基底上以及去除部分该罩层、部分该盖层以及部分浅沟隔离以形...
  • 本发明公开一种接触垫结构及其制作方法。其制作方法为首先提供一材料层,然后形成一开口于该材料层内,形成一导电层于材料层上并填入该开口,形成一图案化掩模于导电层上,进行一第一蚀刻制作工艺去除部分导电层以形成一导电插塞,之后再进行一整形制作工...
  • 本发明公开一种鳍状结构旁的绝缘层和移除鳍状结构的方法,该方法包含提供一基底,一鳍状结构由基底延伸并且凸出于基底,其中一掩模层设于鳍状结构的一顶面,一有机介电层覆盖基底、鳍状结构与掩模层,接着进行一第一蚀刻制作工艺,以有机介电层为掩模,完...
  • 本发明涉及一种形成半导体元件图案的方法,其步骤包含在一介电层的第一开口中填满第一自组装材料、相分离该第一自组装材料以形成第一部位以及围绕在该第一部位周围的第二部位、移除该第一部位并进行第一蚀刻步骤,以在一掩模层中形成第一掩模图案、在该掩...
  • 本发明公开一种高压金属氧化物半导体晶体管元件,包括半导体基底、栅极结构、第一漂移区、第一隔离结构、漏极区与第一次栅极结构。栅极结构与第一次栅极结构设置于半导体基底上且互相分离。第一漂移区设置于半导体基底中且设置于栅极结构的一侧。第一隔离...
  • 本发明涉及一种半导体存储装置以及其制作方法。在半导体基底上形成至少一位线结构,位线结构包括第一金属层、位线盖层与位于第一金属层以及位线盖层之间的第一硅层。形成一位线接触开孔贯穿位线盖层而暴露出部分的第一硅层,在位线接触开孔所暴露出的第一...
  • 本发明公开一种半导体元件及其形成方法,半导体元件包含多个位线、晶体管、介电层、多个插塞以及盖层。多个位线设置在基底的存储器区;晶体管设置在基底的周边区。多个插塞设置在介电层内,并分别位于存储器区与周边区内。盖层是同时设置在该存储器区与该...
  • 本发明公开一种半导体装置,包含基底、多个主动区、多个位线与多个虚置位线。基底包含有存储器区与周边区。多个主动区是定义在基底上,而多个位线则是彼此平行且分隔地设置在基底上,并位于存储器区内且横跨主动区。多个虚置位线设置在位线的一侧,虚置位...
  • 本发明公开一种下电极的制作方法,包含首先提供一介电层,然后进行一原子层沉积制作工艺以形成一下电极材料层于介电层上,之后进行一氧化制作工艺,部分氧化下电极材料层,被氧化的下电极材料层转化成一氧化层,未被氧化的下电极材料层成为一下电极,下电...
  • 本发明公开一种掩模的制作方法,包含提供一基底,基底上覆盖一第一材料层,部分移除第一材料层,使得剩余的第一材料层之间形成一第二沟槽,其中第二沟槽包含一高度,之后形成一第二材料层顺应地填入第二沟槽,其中第二材料层包含一厚度,第二材料层的厚度...
  • 本发明公开一种半导体存储装置以及其制作方法。在具有多个主动区的半导体基底上形成多个存储节点接触,各存储节点接触与多个主动区中的至少一个接触,各存储节点接触具有一凹陷上表面,凹陷上表面的最高点与最低点之间于一垂直方向上具有一第一距离,凹陷...
  • 本发明公开一种半导体元件及其制作方法。首先提供一基底,具有一上表面。在基底中形成至少一沟槽,并于沟槽中形成一阻障层以及一导电材料填满该沟槽。接着凹陷导电材料以及阻障层至低于该上表面,然后进行一氧化制作工艺,氧化暴露的导电材料以及阻障层以...
  • 本发明公开一种半导体元件及其制作方法。首先提供一基底,并于基底中形成至少一沟槽。形成一导电材料填充沟槽后,移除部分导电材料至暴露出基底的上表面和沟槽的顶角和上侧壁。接着进行一掺杂制作工艺,以沿着基底的上表面、沟槽的顶角和上侧壁形成一倒L...
  • 本发明公开一种半导体元件及其形成方法,半导体元件包含多个位线、多个导电图案、多个接触垫与间隙壁。位线朝向第一方向延伸。导电图案同样是朝向第一方向延伸,位线与导电图案在与第一方向垂直的第二方向上彼此交错排列;接触垫是设置在导电图案与位线上...
  • 本发明公开一种制作双镶嵌结构的方法,其步骤包含形成一导孔穿过介电层、在该介电层上形成一牺牲层填满该导孔、以光致抗蚀剂进行一蚀刻制作工艺以在该介电层中形成一沟槽,其中该蚀刻制作工艺对于该介电层以及该牺牲层的蚀刻选择比为1:1,而该沟槽与该...
1 2 3 4 5 6 7 8 尾页