联华电子股份有限公司专利技术

联华电子股份有限公司共有1621项专利

  • 本发明公开一种埋入式字符线和鳍状结构上栅极的制作方法,该埋入式字符线的制作方法为,首先形成一沟槽于一基底,接着进行一沉积制作工艺,以在沟槽的内侧的一侧壁和一底部形成一硅材料层,在沉积制作工艺后,在沟槽内形成一栅极介电层,最后形成一导电层...
  • 本发明公开一种半导体存储装置的形成方法,其包含以下步骤。首先,提供基底,其具有存储区,并且,在基底的存储区内形成朝向第一方向延伸的多条位线,各位线的两侧包含三层的侧壁结构。接着,在基底的存储区内形成多个第一插塞,第一插塞位于各位线的两侧...
  • 本发明公开一种半导体存储装置,其包含基底、多个栅极,多个插塞、电容结构以及导电盖层。多个栅极是位于基底内,而多个插塞则是设置在基底上,且多个插塞分别电连接多个栅极两侧的基底。电容结构则是设置在基底上,且电容结构包含多个电容,各电容分别电...
  • 本发明公开一种半导体结构及其制作方法,该半导体结构包含有半导体基底,具有沟槽绝缘区域、一导电栅极,埋设于该沟槽绝缘区域内、一气隙,介于该导电栅极及该半导体基底之间,以及一介电盖层,设于第二栅极上,密封住该气隙。
  • 本发明公开一种半导体结构及其制造方法。所述半导体结构包括基底、第一介电层、第一导电型的第一掺杂层以及第二导电型的第二掺杂层。基底具有鳍部分。第一介电层配置于所述基底上且围绕所述鳍部分。第一导电型的第一掺杂层配置于所述第一介电层上且位于所...
  • 本发明公开一种半导体元件及其制作方法。该制作半导体元件的方法包括,首先形成一鳍状结构于基底上,然后形成一浅沟隔离于鳍状结构周围,形成一栅极层于鳍状结构及浅沟隔离上,去除部分栅极层、部分鳍状结构以及部分浅沟隔离以形成一开口,之后再形成一介...
  • 本发明公开了一种图案化方法,其包括:先在目标层上形成硬掩模层、下部图案转移层及上部图案转移层。再进行第一SARP制作工艺,将上部图案转移层图案化成上部图案掩模。进行第二SARP制作工艺,将下部图案转移层图案化成下部图案掩模。上部图案掩模...
  • 本发明公开一种图案化方法,其利用存储阵列区内及周边区内具有不同的图案密度,所产生的蚀刻负载效应,而能够在各向异性蚀刻存储阵列区内的第一硬掩模层时,周边区内的第一硬掩模层不需覆盖住。
  • 本发明公开了一种具有静电放电防护功效的晶体管结构,包含有一基底、一掺杂井、一第一掺杂区、一第二掺杂区以及一第三掺杂区。掺杂井设置于基底中,且具有一第一导电型。第一掺杂区设置在基底中且被掺杂井包围,并具有第一导电型。第二掺杂区设置于基底中...
  • 本发明公开一种高压元件,包含有一半导体基底、一离子阱、一萧基二极管,设于所述离子阱中、一绝缘结构,设于所述离子阱中,且环绕所述萧基二极管、以及一辅助栅极,环绕所述萧基二极管。所述辅助栅极仅设于所述绝缘结构上方,而不会直接接触到所述离子阱。
  • 本发明公开一种静态随机存取存储器单元阵列及其形成方法。该形成静态随机存取存储器单元阵列的方法包含有下述步骤。首先,图案化而形成多个鳍状结构于一基底上,其中此些鳍状结构包含多个主动鳍状结构以及多个牺牲鳍状结构,各通道晶体管(PG FinF...
  • 本发明公开一种用来监控镍硅化物的形成的方法,其步骤包含进行一蚀刻制作工艺在栅极结构的两侧形成间隔壁、进行一快速热处理制作工艺在栅极结构与基底上形成镍硅化物特征、针对镍硅化物特征进行一电子束检测、以及将电子束检测所得到的信息回馈到先进制作...
  • 本发明公开一种改良的旋转涂布制作工艺,包含有下述步骤。首先,提供一基底。接着,喷洒一流体材料于基底的一表面上,并同时加热流体材料至高于25℃,以形成一旋转涂布介电层于基底上。
  • 本发明公开一种半导体装置的形成方法,其包含以下步骤。首先,在基底上形成材料层。并且,进行侧壁图案转移制作工艺,以在材料层上形成多个第一掩模图案,第一掩模图案平行地沿着第一方向延伸。接着,进行图案分裂制作工艺,移除一部分的第一掩模图案,以...
  • 本发明公开一种形成氧化层的方法,其包含有下述步骤。首先,提供一基底。接着,处理基底的一表面,以形成一含氧离子的表面。接续,形成一旋转涂布介电层于基底的含氧离子的表面上。本发明又提供一种形成一氧化层的方法,包含有下述步骤。首先,提供一基底...
  • 本发明公开一种蚀刻后阶段监控叠对情形与临界尺寸的半导体图案,包含一第一倒T形图案,其具有一基部以及从该基部延伸而出的中间部,以及一第二图案,其靠近该第一倒T形图案的基部并与之间隔,其中该第一倒T形图案与该第二图案是由多个彼此间隔的间隔壁...
  • 本发明公开一种半导体结构及其制造方法,该半导体结构包括基底、介电层与多晶硅层。介电层设置于基底上。多晶硅层设置于介电层上。在多晶硅层中的氟掺质浓度从多晶硅层的顶部至底部呈现多个高斯分布。多个高斯分布的多个氟掺质波峰浓度从多晶硅层的顶部至...
  • 本发明公开一种隧穿场效晶体管结构与其制作方法。该隧穿场效晶体管的制作方法,包含提供一基底,其上包含有一鳍状结构,其中该鳍状结构包含有一第一导电型态,接着形成一介电层位于该基底以及该鳍状结构上,并形成一栅极凹槽于该介电层中,然后在该栅极凹...
  • 本发明公开一种电连接装置,其包含一金属内连线结构、一第一垂直单元以及一第二垂直单元。金属内连线结构包含多个水平单元。第一垂直单元物理性连接各水平单元的一上表面。第二垂直单元物理性连接各水平单元的一下表面,且第一垂直单元与第二垂直单元错位...
  • 本发明公开一种半导体装置的形成方法,其包含以下步骤。首先,在基底上形成材料层,并在材料层上形成第一掩模层。第一掩模层包含多个第一阻挡区,各第一阻挡区相互平行地沿着第一轴线排列。接着,在材料层上形成第二掩模层。第二掩模层包含多个第二阻挡区...
1 2 3 4 5 6 7 8 尾页